在集成电路特别是MOS电路的生产和开发研制中，MOS电容的C-V测试是极为重要的工艺过程监控测试手段，通过C-V测试达到优化生产过程中的工艺参数，提高IC成品率。
    MOS（金属－氧化物－半导体）结构的电容是外加偏置电压的函数，MOS电容随外加电压变化的曲线称之为C-V曲线（简称C－V特性）。C-V曲线与半导体的导电类型及其掺杂浓度、SiO2-Si系统中的电荷密度有密切的关系。 利用实际测量到的MOS结构的C-V曲线与理想的MOS结构的C-V特性曲线比较，可求得氧化硅层厚度、衬底掺杂浓度、氧化层中可动电荷面密度、和固定电荷面密度等参数。
    另外作为组成半导体器件的基本结构的PN结具有电容效应（势垒电容）。加正向偏压时，PN结势垒区变窄，势垒电容变大；加反向偏压时，PN结势垒区变宽，势垒电容变小。